循序邏輯電路與計數器之設計與分析

📝 歷屆考古題

• 114年 統測 第31題
  如圖 ( 八 ) 所示同步計數器電路，若初始狀態 $Q_2 Q_1 Q_0 = 000$，已知第 1 個時脈信號 CLK 正緣觸發後 $Q_2 Q_1 Q_0=001$，則下列敘述何者正確？
  查看 AI 詳解 →
• 114年 統測 第34題
  如圖 ( 十 ) 所示左右移暫存器電路，其中 $D_{IL}$ 與 $D_{IR}$ 為資料輸入接腳，若目前狀態 $Q_0Q_1Q_2=110_{(2)}$，RL=0 且 $D_{IR}=1$ 時 $Q_0Q_1Q_2$…
  查看 AI 詳解 →
• 113年 統測 第31題
  如圖(七)所示電路，輸入CLK為時脈訊號，若節點WXYZ的現態為1011、Din=0、S0=1、S1=1，則再經過3個時脈週期時，節點WXYZ的狀態值為何？
  查看 AI 詳解 →
• 113年 統測 第33題
  當輸入S=1，且現態 $Q_2Q_1Q_0=011$ 時，則 $Q_2Q_1Q_0$ 的次態為何？
  查看 AI 詳解 →
• 113年 統測 第34題
  當輸入S=0，且現態 $Q_2Q_1Q_0=110$ 時，則經過幾次時脈觸發後，會得到 $Q_2Q_1Q_0=101$？
  查看 AI 詳解 →
• 112年 統測 第31題
  如圖(六)所示之電路，下列敘述何者錯誤？
  查看 AI 詳解 →
• 112年 統測 第33題
  當狀態表的現態QʙQᴀ為01時，其相應的次態與正反器輸入(QʙQᴀ, DʙDᴀ)，下列何者正確？
  查看 AI 詳解 →
• 112年 統測 第34題
  如欲完成此循序邏輯電路，則其Dʙ及Dᴀ之最簡布林代數式，下列何者正確？
  查看 AI 詳解 →
• 111年 統測 第30題
  如圖(九)所示，當輸入訊號J=K=1時，若輸入之時序脈波clk頻率為100MHz，則輸出Q之頻率為何？
  查看 AI 詳解 →
• 111年 統測 第34題
  使用兩個正反器設計一個 2 位元同步計數器，其狀態用 $Q_1Q_0$ 表示，$Q_1Q_0 = 00$ 時，代表狀態S0；$Q_1Q_0=01$時，代表狀態S1；$Q_1Q_0=10$時，代表狀態S…
  查看 AI 詳解 →
• 110年 統測 第7題
  圖(四)電路為使用JK 正反器組成之計數器，若 $Q_3 Q_2 Q_1 Q_0$ 的初始狀態為 0000 且CLK 適當觸發，則輸出序列 ($Q_3 Q_2 Q_1 Q_0$) 轉成10進制後的數值…
  查看 AI 詳解 →
• 110年 統測 第8題
  設計模數均為10 (Modulus-10)的強森(Johnson)與環形(Ring)計數器時，下列敘述何者正確？
  查看 AI 詳解 →
• 110年 統測 第10題
  圖(五)電路的時脈信號CLK為10 kHz，狀態圖數字排列為$Q_2 Q_1 Q_0$，若初始狀態為001，則此電路的狀態圖，下列何者正確？
  查看 AI 詳解 →
• 110年 統測 第25題
  實驗電路需要設計一個 TTL IC 之非同步除法器電路如圖(十三)，若欲使電路中的 X 邏輯閘搭配指撥開關執行除 5 (Modulus 5) 功能，下列何者正確？
  查看 AI 詳解 →
• 109年 統測 第11題
  一個除 $2^4$ 下數計數器，當計數顯示為 $0010_{(2)}$ 時，再經 4 個時脈輸入後，其新數值顯示應為下列何者？
  查看 AI 詳解 →
• 109年 統測 第12題
  圖(四)為一狀態圖表，當現在狀態為11時，依序輸入0及1之後，則狀態表中的「下次狀態」與「輸出」邏輯值依序分別為下列何者？
  查看 AI 詳解 →
• 108年 統測 第12題
  圖(六)電路為使用 JK 正反器組成之計數器，若 D2 D1 D0 的初始狀態為 001 且 CLK 適當觸發，則輸出序列 (D2 D1 D0) 以十進制數值表示為下列何者？
  查看 AI 詳解 →
• 108年 統測 第13題
  圖(七)為一循序邏輯電路，關於其功能敘述，下列何者正確？
  查看 AI 詳解 →
• 107年 統測 第13題
  圖(七)是兩個正緣觸發之JK正反器所結合之循序邏輯電路，若$AB$狀態的初始值為00，則下列何者為此電路之正確序向狀態圖？
  查看 AI 詳解 →
• 107年 統測 第19題
  如圖(九)所示邏輯電路，若時脈信號 $clock$ 為 36kHz 方波且初始條件 $A=1$、$B=0$、$C=1$，則 $A$ 輸出端頻率為多少？
  查看 AI 詳解 →
• 106年 統測 第6題
  有一個邏輯電路可將頻率為 256 Hz 的輸入方波信號除頻為 1 Hz，其結構主要為使用 D 型正反器的“非同步計數器”，其中每個 D 型正反器的傳遞延遲時間為 10 ns，從整體電路反應時間來看，此…
  查看 AI 詳解 →
• 106年 統測 第7題
  如圖(三)電路圖中，若電路狀態的呈現以 $Q_4Q_3Q_2Q_1Q_0$ 表示，請問何種初始狀態下，電路經過 7 個時脈週期後會呈現 10001 狀態？
  查看 AI 詳解 →
• 106年 統測 第8題
  小明必須設計一個邏輯電路，目標是將時脈信號的頻率從 10 MHz ($f_{in}$) 除頻為 2 MHz ($f_{out}$)。圖(四)所示為小明應用非同步計數器所設計的除頻器電路，其中，$Q_2$…
  查看 AI 詳解 →
• 106年 統測 第9題
  如圖(五)所示之計數器，其時脈 CLOCK 輸入頻率為 60 Hz 的方波(準位 '1' 的時間佔週期 50\%)，請問 $Q_A$ 的輸出信號頻率為何？在每個週期輸出信號中，準位 '1' 的時間所佔…
  查看 AI 詳解 →
• 106年 統測 第14題
  如圖(七)中的環狀計數器，一開始由 RST 信號重置計數器，重置之後 RST 維持低準位，接到 $B$ 之 D 型正反器輸出皆為 0。若 $X$ 表示為 7485 的 $A$ 輸入，同時 $X_3$…
  查看 AI 詳解 →
• 105年 統測 第11題
  如圖(四)所示電路，若 $Q_2$ 和 $Q_1$ 之初值均為 0，當 $I$ 輸入 5 個脈波後，$Q_2$ 和 $Q_1$ 之輸出值為何？
  查看 AI 詳解 →
• 105年 統測 第12題
  若以兩個 JK 正反器來設計一個模 4 (mod 4) 上數二進制同步計數器，其中 $Q_A$ 為低位元，$Q_B$ 為高位元，如圖(五)所示電路，則 $K_A$、$K_B$ 應如何連接？
  查看 AI 詳解 →
• 105年 統測 第24題
  如圖(十二)所示之計數器，若起始值 $Q_4Q_3Q_2Q_1Q_0 = 00000$，則經過幾次的時脈觸發會回到此起始值？
  查看 AI 詳解 →
• 105年 統測 第25題
  如圖(十三)所示電路，假設 $Q_C Q_B Q_A$ 初值為 000，下列何者為正確之 $Q_C Q_B Q_A$ 計數順序？
  查看 AI 詳解 →